集成电路考研

答案 答题要点:①平衡态满足电中性条件 p0 = NA + n0 与浓度积 n0·p0 = ni²,因 NA 远大于 ni,多子近似给出 p0 ≈ NA = 1×10^16 cm^-3,少子 n0 = ni²/p0 = 2.25×10^4 cm^-3,空穴导电,样品为 p 型;②σ = q·(p0·μp + n0·μn),空穴项 = 1.6×10^-19×10^16×400 = 0.64 S/cm,电子项约 4.9×10^-12 S/cm,两者相差约 12 个数量级,故 σ ≈ 0.64 S/cm,ρ ≈ 1.56 Ω·cm;③热激发的电子-空穴对将淹没掺杂提供的载流子,样品由 p 型导电过渡到本征导电,多子浓度不再受掺杂控制,PN 结单向导电性等器件功能随之丧失,这是硅器件要规定上限结温的物理根源。

解析 【考点定位】刘恩科《半导体物理学》杂质半导体一章,考「载流子浓度统计+电导率」的计算链条:电中性条件、质量作用定律、多子近似与两种载流子电导率求和,并延伸到高温本征化问题;三问递进,是半导体类自命题卷的普遍起手大题形态。 【得分点结构】第(1)问采分三步:写出电中性条件 p0 = NA + n0(空穴正电荷与电离受主及电子负电荷相抵)与浓度积 n0·p0 = ni²;先看量级,NA = 10^16 比 ni = 1.5×10^10 高约六个数量级,少子对多子的修正只有 10^-6 量级,多子近似成立,p0 ≈ NA = 1×10^16 cm^-3;再反解少子 n0 = ni²/p0 = (1.5×10^10)²/10^16 = 2.25×10^4 cm^-3。空穴浓度高出电子浓度十余个数量级,依靠空穴导电,样品为 p 型。第(2)问:σ = q·(n0·μn + p0·μp),空穴项 = 1.6×10^-19×10^16×400 = 0.64 S/cm,电子项 = 1.6×10^-19×2.25×10^4×1350 ≈ 4.9×10^-12 S/cm,两者相差超过 11 个数量级,电子项完全可略——根源是平衡少子浓度被浓度积压低到 ni²/NA;于是 σ ≈ 0.64 S/cm,ρ = 1/σ ≈ 1.56 Ω·cm。量级手感:轻掺杂 p 型硅的电阻率恰在 Ω·cm 量级,与教材图表口径一致。第(3)问:ni 随温度按指数规律增大,当 ni 升到与 NA 同量级,热激发的电子-空穴对数可与受主提供的空穴数相比,样品逐渐失去 p 型特征而趋于本征导电,多子浓度改由温度而非掺杂决定;结两侧一旦本征化,势垒与单向导电性的掺杂基础被破坏,放大与开关功能都退化,因此硅器件都要规定上限结温(通常在 125-175 ℃ 量级),高温可靠性设计的出发点正在于此。 【知识串联】上游是本征激发与杂质电离(室温下硼受主几乎全部电离),下游连霍尔效应判导电类型、电阻率-掺杂浓度互查、PN 结少子注入计算;σ = q(nμn + pμp) 是贯穿全书的总公式,迁移率随温度的变化(低温杂质散射为主、高温晶格散射为主)常作追问。 【易错点】把 n0 = ni²/NA 的分母误写成施主浓度——p 型样品的少子由受主浓度决定;电导率求和时两种迁移率张冠李戴;不判量级直接解二次方程,既耗时又易在近似取舍上出错。 【变式思路】同类变式:换施主浓度求 n 型样品并改用电子迁移率;给电阻率反推掺杂浓度;串一道霍尔系数 RH = 1/(q·p0) 反问导电类型;追问温度升到某值时本征载流子是否已可与掺杂相比。动笔固定三步:判型、看量级、套浓度积,多数变式可照搬。

答案 B(电子与空穴成对产生,浓度始终相等)

解析 【考点定位】刘恩科《半导体物理学》开篇「半导体的能带与本征半导体」知识点,考禁带宽度与本征激发难易的关系、电子-空穴对成对产生、质量作用定律与电导率的温度特性四个基本概念,是半导体物理入门的基础判断题,设错方式全部是「方向说反」。 【逐项分析】B 项正确:本征激发的本质是价带电子吸收能量跃入导带,每跳上去一个电子,价带必然留下一个空穴,电子与空穴严格成对产生,故本征半导体中 n = p = ni,由浓度积 np = ni² 与 n = p 联立即得,与温度高低无关。A 项错:禁带宽度 Eg 越宽,价带电子需要跨过的能量壁垒越高,跃迁越难,本征载流子浓度越低——ni ∝ T^(3/2)·exp(-Eg/2kT),指数上 Eg 前面是负号,选项方向说反;禁带宽达数电子伏特的金刚石因此表现为绝缘体,而硅(Eg 约 1.12 eV)是半导体。C 项错:只要处于热平衡态,电子与空穴浓度的乘积恒等于 ni²,这是质量作用定律,与是否掺杂、掺多少无关;掺磷后电子浓度升高,空穴浓度反而被压低到 ni²/ND,乘积不变。D 项错:温度升高时本征载流子浓度按指数规律增大,虽然晶格散射加剧使迁移率有所下降,但浓度的指数增长占绝对主导,本征电导率随温度单调上升——与金属电导率随温度升高而下降恰好相反,是半导体区别于金属的标志性导电特性。 【知识串联】上游是能带论:导体、半导体、绝缘体的分野落在禁带宽窄与导带电子多少上;下游连掺杂半导体(p 型与 n 型)、费米-狄拉克统计与 PN 结的高温本征化失效。质量作用定律 np = ni² 在热平衡下处处可用,是少子浓度的万能换算式,与多子近似配合几乎覆盖所有浓度计算题。 【易错点】「Eg 越宽激发越容易」类方向错误,用 ni 的指数式现场检验即可识破;把 np = ni² 误认为只对本征半导体成立;拿金属的电导率-温度直觉套半导体。 【变式思路】变式一:换材料比较(硅 Eg 约 1.12 eV、锗约 0.67 eV、砷化镓约 1.42 eV,同温度下 ni 排序);变式二:掺受主后空穴与电子浓度怎么变;变式三:画电导率-温度曲线分低温电离区、饱和区、本征区三段讨论。抓「成对产生、乘积守恒、指数升温」三条,方向类错误当场现形。

答案 A

解析 【考点定位】刘恩科《半导体物理学》半导体中载流子统计分布一章「费米能级与费米-狄拉克分布」知识点,考占据概率的定义、分布尾部、掺杂移动 EF 的方向与本征能级位置四个点,是贯穿全书的概念枢纽题,自命题卷普遍以概念判断或「画平衡能带图并标注 EF」的形态出现。 【逐项分析】A 项正确:费米-狄拉克分布 f(E) = 1/(1+e^((E-EF)/kT)),代入 E = EF 指数为零,f(EF) = 1/2,与材料、掺杂、温度都无关,这就是费米能级的定义;平衡系统内各能级的占据数自动调整到总电子数守恒,EF 正是描述这一统计分布的参考能级,由电子总数与能态分布共同决定。B 项错:E 高于 EF 时 f(E) 小于 1/2 但恒为正值,导带底能量高于 EF 却仍被电子占据(否则导带里就没有电子),「不可能被占据」把概率小于一半错当成概率为零。C 项错:施主浓度升高,导带电子增多,统计上要求靠近导带的状态更多被占据,EF 随之上移、离导带底更近;重掺杂时 EF 甚至进入导带,成为简并半导体——「离价带顶越近」方向说反,那是 p 型的做法。D 项错:本征费米能级 Ei = (Ec+Ev)/2 + (kT/2)·ln(Nv/Nc),导带与价带的有效状态密度 Nc、Nv 一般不相等,Ei 只近似位于禁带中央并随温度略有偏移,「任意温度下严格居中」的断言过强。 【知识串联】EF 向上连接功函数与金属-半导体接触电势差(两相接触平衡后 EF 拉平),向下连接 PN 结两边 EF 相等导出内建电势、MOS 结构的平带电压;掺杂移动 EF 的方向(n 型上移、p 型下移)是画平衡能带图的基本功,温度升高时两型半导体的 EF 都向本征能级靠拢。 【易错点】以为 EF 必须对应一个实在的允许能级——禁带中的 EF 只是统计参考能量,不对应量子态;以为 f(E) 在 E 高于 EF 处为零;本征能级严格居中的印象分,考场上常靠「严格、任意」这类全称词提示复查。 【变式思路】变式一:给 n 型与 p 型画平衡能带图,标 EF 相对 Ei 的位置;变式二:判断温度升高时 EF 的移动方向;变式三:由 EF 位置反推掺杂类型与浓度量级。凡带「恒、不可能、严格、任意」的全称断言,先代定义式或造一条反例,通常即可排除。

答案 答题要点:①f(E1) = 1/(1+e^3) ≈ 0.047,E1 空量子态概率 1-f(E1) ≈ 0.95;f(E2) = 1/(1+e^(-2)) ≈ 0.88;②玻尔兹曼近似给 e^(-3) ≈ 0.050,相对误差约 5%;E 高出 EF 达 3kT 以上时误差已压到约 5% 以内,工程上普遍采用;③非简并时 EF 位于禁带内且离导带底、价带顶均有数个 kT 以上,分布尾部退化为指数形式,费米统计与经典统计结果一致。

解析 【考点定位】刘恩科《半导体物理学》统计分布一章「费米分布函数与玻尔兹曼近似」知识点,考分布函数的数值计算与经典近似的适用条件,是统计分布部分从概念走向计算的入门计算题;数值不难,难在近似条件背后的物理含义。 【得分点结构】第(1)问:分布函数 f(E) = 1/(1+e^((E-EF)/kT))。E1 在 EF 之上 3kT,指数 e^3 ≈ 20.1,f(E1) = 1/(1+20.1) ≈ 0.047,约 4.7% 的量子态被电子占据,空态概率 1-f(E1) ≈ 0.95,绝大多数是空的;E2 在 EF 之下 2kT,指数 e^(-2) ≈ 0.135,f(E2) = 1/(1+0.135) ≈ 0.88,能量低于 EF 的态大部分被占据,与直觉一致。第(2)问:玻尔兹曼近似把分母中的 1 略去,f ≈ e^(-3) ≈ 0.050,与精确值 0.047 比较,相对误差约 5%;E-EF 达 3kT 量级误差已在 5% 上下,再往上每增加 1kT 误差按约 e^(-1) 的比例缩小,故教材与工程普遍约定 E 高出 EF 数个 kT(常取 3kT)即可用指数近似。第(3)问:非简并半导体的 EF 位于禁带内且离导带底、价带顶都有数个 kT 以上,导带电子集中在导带底附近、价带空穴集中在价带顶附近,两处的占据概率都远小于 1,分布处在「尾部」,费米统计自动退化为玻尔兹曼统计,导带电子总数 Nc·e^(-(Ec-EF)/kT) 这类经典算式才能成立;若 EF 逼近甚至进入导带或价带(重掺杂简并),尾部近似失效,必须回到完整的费米积分。 【知识串联】本题是「非简并条件」的数值注脚:全书推导 n0 = ni·e^((EF-Ei)/kT)、p0 = ni·e^((Ei-EF)/kT) 等基本公式的前提都是它;上游连 f(E) 的定义,下游连简并半导体与重掺杂器件(激光器有源区、源漏欧姆接触)为何要特殊处理。 【易错点】指数符号搞反——高于 EF 取正指数、低于取负指数,写反后概率会大于 1,立刻能自查;把 1-f 与 f 混淆(空态概率是 1-f);误以为玻尔兹曼分布是独立的物理假设,其实只是费米分布在尾部的数学近似。 【变式思路】变式一:E-EF = 5kT 重算一遍,验证误差进一步缩小;变式二:给占据概率反推能级离 EF 多少个 kT(两边取对数);变式三:给 EF 位置判断样品是否简并。记住「3kT 对应约 5% 误差」这一锚点,近似类判断题可现场心算。

答案 C

解析 【考点定位】刘恩科《半导体物理学》载流子的输运现象一章「漂移运动与扩散运动」知识点,考热运动与漂移的区别、粒子流方向与电流方向的折算关系两组易混概念,是输运部分的基础判断题,四个选项各占一个独立考点。 【逐项分析】C 项正确:扩散粒子流永远顺「从浓到稀」的方向,电流还要乘上电荷符号——空穴带正电,扩散电流与粒子流同向;电子带负电,扩散电流与粒子流反向,选项对这一对称关系表述准确。A 项错:室温下热运动速率虽大(约 10^7 cm/s 量级)但方向杂乱,对电流的贡献平均为零;漂移是电场对载流子定向加速、与晶格散射达到动态平衡的结果,电场为零时漂移电流为零而非峰值。B 项错在「与带电正负无关」:浓度梯度只决定粒子流方向,电流方向必须按电荷符号折算,电子扩散电流恰与其粒子流(浓度减小方向)相反,PN 结空间电荷区内电子扩散流与漂移流方向相反正是这一关系的体现。D 项错:总电流等于漂移与扩散两个分量的代数和,浓度不均匀时即使无外场也存在扩散电流;平衡 PN 结开路时净电流为零,是扩散与漂移两个分量恰好相抵的结果,而不是「没有电场就没有电流」。 【知识串联】漂移-扩散方程组是半导体电流的总框架:J = q(nμn+pμp)E + qDn(dn/dx) - qDp(dp/dx),上游连迁移率与散射机理(声子散射、电离杂质散射),下游经爱因斯坦关系 D/μ = kT/q 把两类输运系数联锁,再往 PN 结(平衡时扩散与漂移相消成内建场)、双极晶体管基区输运(扩散主导)一路贯通。 【易错点】电子电流方向与其运动方向相反,这一点在扩散语境下容易被忽略;把「平衡无净电流」理解成「载流子静止不动」;把扩散粒子流与扩散电流画成同一条箭头——遇到电子就反一次方向。 【变式思路】变式一:给非均匀掺杂样品令净电流为零求内建电场(爱因斯坦关系计算题,本组后续有完整版);变式二:局部光照产生浓度梯度,判断各电流分量的方向;变式三:判断「扩散系数大是否意味着迁移率大」(是,由爱因斯坦关系联锁)。任何电流问题都分别写出漂移项与扩散项再求和,方向用图定,不凭语感。

答案 答题要点:①Jn = q·μn·n·E + q·Dn·(dn/dx) = 0,代入 Dn = μn·kT/q 得 E = -(kT/q)·(1/n)·(dn/dx);②浓度沿 +x 下降,dn/dx < 0,E 指向 +x(由高浓度端指向低浓度端),E(0) = 0.026×9×10^19/1×10^16 = 234 V/cm,E(L) = 2340 V/cm,线性掺杂下 E 随位置增大,并不均匀;③ΔV = (kT/q)·ln[ND(0)/ND(L)] = 0.026×ln10 ≈ 0.06 V;自建电场加速基区少子渡越、缩短渡越时间,改善晶体管的频率特性。

解析 【考点定位】刘恩科《半导体物理学》输运一章的综合应用,考「平衡态净电流为零」条件下扩散与漂移的相消与爱因斯坦关系的运用,是自命题卷里区分度较高的一档综合题,也是「平衡 PN 结内建场」在任意非均匀掺杂样品上的推广。 【得分点结构】第(1)问:电子电流密度含漂移与扩散两项,Jn = q·μn·n·E + q·Dn·(dn/dx)。热平衡时净电流必须为零(否则将有持续电流而无电源,违背热力学平衡),代入爱因斯坦关系 Dn = μn·kT/q,解出 E(x) = -(kT/q)·(1/n)·(dn/dx) = -(kT/q)·d[ln n]/dx。第(2)问:浓度沿 +x 线性下降,dn/dx = (1×10^15 - 1×10^16)/10^-4 = -9×10^19 cm^-4 为负,E 为正,指向 +x,即由高浓度端指向低浓度端;物理图像:电子从浓端向稀端扩散,浓端留下带正电的电离施主、稀端积累电子显负电,自建场恰好把电子往回推,与扩散相抵。数值:E(0) = 0.026×9×10^19/1×10^16 = 234 V/cm,E(L) = 0.026×9×10^19/1×10^15 = 2340 V/cm——dn/dx 恒定而 n(x) 按直线下降,E 与 1/n 成正比地增大,线性掺杂下场并不均匀,这一步是本题的辨析点,只有指数掺杂才能得到恒定场。第(3)问:ΔV = -∫E dx = (kT/q)·ln[n(0)/n(L)] = 0.026×ln10 ≈ 0.06 V,只取决于两端浓度比;这一自建电场在缓变基区晶体管中加速少子渡越基区、缩短渡越时间,是提高频率特性的经典手段。 【知识串联】ΔV = (kT/q)·ln(浓度比)与 PN 结内建电势 Vbi = (kT/q)·ln(NA·ND/ni²) 同源——把两端浓度各与 ni 一比即互相化归;爱因斯坦关系是连接迁移率与扩散系数的桥,把「电学测量量」与「统计量」挂起钩;「平衡时扩散与漂移相消」这一思想贯穿势垒形成、MOS 表面反型层等各章。 【易错点】符号处理:E 表达式带负号,判断方向时建议用「电子往哪边散、场就往哪边指」的物理图像复核;把 E 当常数直接乘长度——线性掺杂下 E 非均匀,必须对 ln n 积分;单位换算 1 μm = 10^-4 cm 出错会让场强差百倍。 【变式思路】变式一:指数掺杂 ND ∝ e^(ax) 时 ln n 为线性,E 为常数,由公式直接看出;变式二:p 型非均匀掺杂,空穴方程同构、方向相反;变式三:给两端浓度比反推电势差或某处场强。抓住「J = 0」与「ln 换算」两个抓手,这一族题全部同解法。

答案 答题要点:①Vbi = (kT/q)·ln(NA·ND/ni²) = 0.026×ln(4.4×10^13) ≈ 0.82 V;②W = sqrt(2·εs·Vbi·(NA+ND)/(q·NA·ND)),εs = 11.7×8.85×10^-14 ≈ 1.04×10^-12 F/cm,代入得 W ≈ 3.3×10^-5 cm = 0.33 μm;分配满足 xn·ND = xp·NA,xn = W·NA/(NA+ND) ≈ 0.99·W ≈ 0.33 μm,xp ≈ 3×10^-3 μm,耗尽层几乎全部伸入低掺杂 n 区;③单边突变结电场呈三角形分布,Emax = 2·Vbi/W ≈ 5×10^4 V/cm;反偏 VR 下结上总电势差变为 Vbi+VR,W 与 Emax 均按 sqrt(Vbi+VR) 增大,直至达到击穿临界场强。

解析 【考点定位】刘恩科《半导体物理学》PN 结一章「内建电势与耗尽层」知识点,考单边突变结的 Vbi、W、两区分配与电场峰值完整链条,是半导体物理与器件类自命题卷的普遍计算大题,常与势垒电容、击穿条件串成同一条命题线。 【得分点结构】第(1)问:平衡 PN 结费米能级处处相等,两区本征费米能级之差表现为结上的电势差,Vbi = (kT/q)·ln(NA·ND/ni²)。代入:NA·ND/ni² = 10^18×10^16/(1.5×10^10)² ≈ 4.4×10^13;ln(4.4×10^13) = ln4.4 + 13·ln10 ≈ 1.48 + 29.93 ≈ 31.4;Vbi ≈ 0.026×31.4 ≈ 0.82 V。手感核对:室温硅 PN 结的 Vbi 普遍在 0.6-0.9 V,两侧掺杂越重越接近上限。第(2)问:泊松方程与耗尽区电荷平衡 xn·ND = xp·NA 联立,得 W = sqrt(2·εs·Vbi·(NA+ND)/(q·NA·ND)),εs = 11.7×8.85×10^-14 ≈ 1.04×10^-12 F/cm。分步代入:2×1.04×10^-12×0.82 ≈ 1.71×10^-12,除以 q = 1.6×10^-19 得约 1.07×10^7;(NA+ND)/(NA·ND) ≈ 1/ND = 10^-16 cm³(重掺杂侧贡献可略);两者相乘 W² ≈ 1.07×10^-9 cm²,开方得 W ≈ 3.3×10^-5 cm = 0.33 μm。分配:xn = W·NA/(NA+ND) ≈ 0.99·W ≈ 0.33 μm,xp = W·ND/(NA+ND) ≈ 0.01·W ≈ 3×10^-3 μm——空间电荷区几乎全部向低掺杂 n 区展开,这就是单边突变结的含义,也是 p⁺n 结击穿电压由轻掺杂一侧浓度决定的几何根源。第(3)问:单边突变结的电场沿位置呈三角形分布,分布曲线下的面积等于电势差,故 Emax = 2·Vbi/W = 2×0.82/(3.3×10^-5) ≈ 5×10^4 V/cm,位置在冶金结面处。加反偏 VR 后结上总电势差为 Vbi+VR,W 与 Emax 同按 sqrt(Vbi+VR) 放大:VR = 4 V 时约放大 sqrt(4.8/0.82) ≈ 2.4 倍,W ≈ 0.8 μm、Emax ≈ 1.2×10^5 V/cm;场强峰值随反偏持续攀升,直到逼近硅的雪崩临界场强(约(2-4)×10^5 V/cm,随掺杂升高而增大),耗尽层计算由此与击穿机制衔接。 【知识串联】下游三件套:xn ≈ W 的单边近似、Emax = 2·V/W 的三角形场分布、Cj = εs·A/W ∝ 1/sqrt(Vbi+VR) 的势垒电容,常作连环追问;上游是平衡能带图与费米能级拉平,Vbi 公式的对数真数必须是两区掺杂乘积与 ni² 之比,两侧掺杂越重 Vbi 越大但越趋饱和。 【易错点】对数真数误写成 (NA+ND)/ni²;国际单位制与厘米制混用导致 ε0 相差多个数量级(本题用厘米制,取 ε0 = 8.85×10^-14 F/cm);求 W 忘开方或不会用单边近似化简;算反偏展宽时把总电势差写成 VR 而漏掉 Vbi。 【变式思路】完整链条:求 Vbi → 求 W 与分配 → 求 Emax → 判断是否击穿或求势垒电容 Cj;两侧掺杂同量级时不能套单边近似,须老实带 (NA+ND)/(NA·ND);再进一步给定击穿临界场强反推击穿电压。固定记一套厘米制常数(ni、εs、kT/q),硅器件题可一气呵成。

答案 A

解析 【考点定位】刘恩科《半导体物理学》PN 结一章「击穿机制」知识点,考雪崩与齐纳(隧道)两种击穿的物理机理、温度系数方向、电压量级分界与可逆性四个点,是器件物理向的普遍概念题,常接在耗尽层计算之后追问「该结更可能哪种击穿」。 【逐项分析】A 项正确:重掺杂结的耗尽层极窄(十纳米上下),强电场下价带电子以量子隧道方式直接穿透禁带进入导带,反向电流陡增,即齐纳击穿;温度升高禁带变窄、隧穿概率增大,击穿电压随之下降,负温度系数。B 项前半句图像正确、后半句错:雪崩倍增确实是载流子在强场中加速、碰撞电离出电子-空穴对并连锁倍增的过程,但温度升高晶格振动加剧,载流子与声子碰撞更频繁,相邻两次碰撞间从电场获得的能量变小,需要更高的电场才能启动倍增,故雪崩击穿电压随温度升高而升高,正温度系数——选项把方向写反了。C 项错:两机制的电压区间恰与选项相反,齐纳(隧道)击穿对应约 4-5 V 以下的低压击穿,雪崩击穿对应约 6 V 以上的击穿,5-6 V 附近两种机制并存、温度系数接近零,温度补偿型基准稳压管正工作在这一段。D 项错:上述两种都是可逆的电击穿,只要外电路限流、结上功耗不超过容许值,撤去反向电压后特性即可恢复,稳压二极管就长期工作在反向击穿区;只有功耗失控、结温持续升高演变成热击穿时才会造成永久损坏。 【知识串联】机制判据链:掺杂轻重决定耗尽层宽窄,宽窄决定峰值电场达到临界值的方式,于是「重掺杂-窄结-隧穿-低压-负温度系数」与「轻掺杂-宽结-倍增-高压-正温度系数」两条链条对照记忆;下游连稳压管选型(温度系数按击穿电压分档)、ESD 保护器件设计与功率器件的安全工作区。 【易错点】温度系数方向记反是头号错误,用物理图像推导不易错:隧道看禁带变窄,雪崩看声子散射增强;把稳压管长期工作在击穿区误认为损坏;4-5 V 与 6 V 的电压分界记混,5-6 V 并存段反而漏记。 【变式思路】变式一:给两只稳压管(如 3.6 V 与 9.1 V)判断各自机制与温度系数;变式二:耗尽层计算题末尾追问该结更可能哪种击穿、击穿电压约多少量级;变式三:解释为什么 5-6 V 一档的稳压管温度稳定性好。两条机制链对照背下,此类判断可当场作答。

答案 A(正偏指数导电特性)

解析 【考点定位】刘恩科《半导体物理学》PN 结一章「伏安特性与结电容」知识点,考理想二极管方程的指数形态、反向饱和电流的温度依赖、正向压降温度系数与势垒电容随偏压的变化,四个点都是二极管应用与器件建模的常备概念,器件方向与电路方向的卷子都会用到。 【逐项分析】A 项正确:理想 PN 结方程 I = I0·(e^(qU/kT)-1) 中,正向偏压使指数项迅速增大,室温下 q/(kT) ≈ 38 V^-1,正向压降每增加约 60 mV 电流增大十倍,电流随电压按指数增长——这正是二极管正向导通后压降基本维持在 0.6-0.7 V 而电流可以大幅变化的数学根源。B 项错:I0 由少子浓度决定,而少子浓度 ni²/掺杂浓度随温度按指数增大,粗略规则是温度每升高约 10 ℃ 反向饱和电流约增大一倍,「与温度无关」恰说反;这也是反向漏电与功率器件热失控设计必须盯住结温的原因。C 项错:保持电流不变时,硅二极管正向导通压降的温度系数约为负的 2 到 2.5 mV/℃,温度升高压降减小(禁带随温度变窄、指数因子更敏感),方向说反;利用这一特性可以做成二极管温度传感器。D 项错:势垒电容 Cj = εs·A/W,反偏加大使耗尽层 W 按 sqrt(Vbi+UR) 展宽,电容随之减小,按 1/sqrt(U) 变化;这正是变容二极管(压控电容)的工作原理,说「增大」方向反了。 【知识串联】伏安特性上游连少子注入与正偏下的扩散电容(与电流成正比),下游连双极型晶体管的发射结方程;结电容分势垒与扩散两支,反偏下只剩势垒电容且随偏压增大而减小,高频与开关应用中二极管的反向恢复时间由存储的少子电荷(扩散电容)决定;变容管反偏运用势垒电容,是压控振荡器与电调谐的核心元件。 【易错点】把 I0 当作与温度无关的常数;正向压降温度系数的正负号记反(是负值);势垒电容与扩散电容的偏压依赖混在一起;「60 mV 对应十倍电流」的手感没有建立,估算题无从下手。 【变式思路】变式一:估算正向压降从 0.6 V 升到 0.66 V 电流增大多少倍(约十倍);变式二:由 Cj 与偏压的关系判断变容管应如何偏置(反偏运用);变式三:解释二极管开关反向恢复时间的来源(存储少子电荷的消散)。握住「指数方程」与「sqrt 展宽」两条主线,四个方向的变式都能现场推。

答案 D(势垒高度、多子导电与低压降均正确)

解析 【考点定位】刘恩科《半导体物理学》金属-半导体接触一章,考肖特基势垒高度的构成、多子器件特性与欧姆接触的实现方式,是半导体物理与器件工艺之间承上启下的概念题,器件与工艺方向的自命题卷普遍设一题。 【逐项分析】D 项正确:理想肖特基理论中,n 型半导体与金属接触的势垒高度等于金属功函数减去半导体电子亲和能(能带图上即金属费米能级与半导体导带底的能量差);肖特基二极管导通依靠多数载流子(电子)越过势垒,没有少子的存储与抽走过程,开关速度快、反向恢复时间短,且势垒低于同材料 PN 结的扩散势垒,正向导通电压典型在 0.3 V 上下,低于硅 PN 结的 0.6-0.7 V。A 项错:接触类型取决于金属功函数与半导体能带结构的匹配以及掺杂情况,可能形成整流的肖特基接触,也可能形成近似线性的欧姆接触,「一律整流」过强;工艺上恰恰要为两类用途分别设计。B 项错:肖特基二极管是多子器件,反向恢复无须等待存储少子消散,恢复速度比 PN 结二极管快得多,「靠少子导电、恢复时间长」两处全反。C 项错:欧姆接触的关键是重掺杂——半导体表面掺杂浓度很高时势垒区极薄,载流子以隧道穿透方式双向通过,接触电阻小且伏安特性近似线性;面积只影响电阻数值,不能消除势垒。 【知识串联】上游是功函数与能带图(接触后费米能级拉平、半导体表面能带弯曲);下游连集成电路工艺:源漏与电极引线都必须做欧姆接触(重掺杂注入加金属化),肖特基二极管用于高速钳位与功率整流,肖特基势垒栅还构成 MESFET 与部分 GaN 器件;实际势垒高度受界面态钉扎影响偏离理想公式,是器件物理的进阶话题。 【易错点】把肖特基管当少子器件记;欧姆接触的机理记成「加大面积」;功函数、电子亲和能、势垒高度三个量在能带图上的位置画混;只记「压降低、速度快」而忘了它反向漏电大、耐压低的代价。 【变式思路】变式一:给金属功函数与半导体电子亲和能数值算势垒高度;变式二:解释为什么源漏区要重掺杂后再金属化;变式三:比较肖特基与 PN 结二极管在高速整流中的取舍。抓「多子导电、势垒等于功函数减亲和能、欧姆接触靠重掺杂」三条主线即可。

答案 B

解析 【考点定位】童诗白《模拟电子技术基础》双极型晶体管一章「工作区判别」知识点,考由三个电极电位反推两个结的偏置并判定工作区,是模电笔试与实验调试的通用小题,也是「四区偏置表」的直接应用。 【逐项分析】判区的固定程序是先算两个结的偏置:VBE = VB - VE = 2.7 - 2.0 = 0.7 V,硅管发射结正偏导通;再看集电结,VBC = VB - VC = 2.7 - 2.3 = +0.4 V,集电结同样正偏(注意判据用 VBC 的符号,不是 VCE 的大小)。发射结正偏、集电结正偏的组合对应饱和区,选 B;此时 VCE = 0.3 V,恰在硅管饱和压降的典型范围,数据自洽。A 项放大区要求发射结正偏、集电结反偏,即 VC 高于 VB(典型如 VC 为数伏),与实测相反。C 项截止区要求发射结未达开启电压(VBE 小于约 0.5 V 或反偏),通常两结均反偏或零偏,与 VBE = 0.7 V 矛盾。D 项倒置区要求发射结反偏、集电结正偏,与本题「两结都正偏」不同;倒置组态电流放大系数极小,工程上只见于模拟开关与 TTL 输入级等个别场合。 【知识串联】四区偏置表是总纲:两结正偏为饱和、发射结正偏集电结反偏为放大、两结反偏(或发射结未开启)为截止、反接为倒置;放大区是模电主线(微变等效模型只在该区有效),饱和与截止构成开关应用,数字电路中的 TTL 就是让管子在饱和与截止两态间切换,同一只管子在两门课里各取所需。 【易错点】拿 VCE 的大小代替结偏置判据(临界饱和附近不可靠,且不同材料开启电压不同);VCB 与 VBC 的符号算反;硅管锗管开启电压(约 0.7 V 与 0.3 V)套错材料。 【变式思路】变式一:换一组电位(如 VC 远高于 VB)判放大区;变式二:给锗管数据重判(开启约 0.3 V);变式三:调试情景题——放大电路中测得此组电位,追问是基极驱动过大还是集电极电阻偏大把集电极电位拉低。先默写四区偏置表再对号入座,顺手用 VCE 典型值(放大区数伏、饱和区约 0.3 V)复核结论。

答案 答题要点:①虚断使流入反相端的电流为零,虚短配合同相端接地给出 u⁻ = u⁺ = 0(虚地),对反相端列 KCL:ui1/R1 + ui2/R2 = -uo/Rf,整理得 uo = -Rf·(ui1/R1 + ui2/R2) = -(2·ui1 + ui2);②uo = -(2×0.5 + 1.5) = -2.5 V;平衡电阻取反相端对外全部电阻的并联,R3 = R1∥R2∥Rf = 10∥20∥20 = 5 kΩ;③理想公式给出 -16 V,超出 ±12 V 电源摆幅,输出负向饱和,停在约 -12 V;由节点方程反解此时 u⁻ = 1 V,两输入端压差达 1 V,虚短失效(负反馈已无法使 u⁻ 跟随 u⁺),虚断仍近似成立。

解析 【考点定位】童诗白《模拟电子技术基础》集成运放一章「虚短与虚断」知识点,考反相加法电路的推导、平衡电阻取值与输出饱和后两虚是否仍成立,是运放线性应用的标准计算题;第(3)问的饱和陷阱是自命题卷反复设置的辨析点。 【得分点结构】第(1)问:两虚是理想运放工作在线性区的两条基本约束——虚断:输入阻抗无穷大,流入同相端、反相端的电流为零;虚短:深度负反馈迫使两输入端电位差趋于零。本电路同相端经 R3 接地且无电流,u⁺ = 0,虚短给出 u⁻ = 0,反相端为「虚地」(电位为零但并非真接地,电流仍从这里经 Rf 流向输出)。对反相端节点列 KCL,三条支路电流代数和为零:ui1/R1 + ui2/R2 + (u⁻-uo)/Rf = 0,代入 u⁻ = 0 得 uo = -Rf·(ui1/R1 + ui2/R2);再代阻值,uo = -(20/10)·ui1 - (20/20)·ui2 = -(2·ui1 + ui2),各输入的权重只由电阻比决定,与运放参数无关,这正是理想模型的价值。第(2)问:代入 ui1 = 0.5 V、ui2 = 1.5 V,uo = -(2×0.5+1.5) = -2.5 V,落在 ±12 V 摆幅内,结果有效;平衡电阻用于补偿实际运放输入偏置电流在两输入端外接电阻上造成的不对称压降,取值规则是令同相端对地电阻等于反相端对地全部电阻的并联:R3 = R1∥R2∥Rf = 1/(1/10 + 1/20 + 1/20) = 5 kΩ(电阻以 kΩ 计)。第(3)问:ui1 = 8 V 时代入理想公式得 uo = -16 V,但输出级不可能超出电源范围,运放进入负向饱和,uo 停在约 -12 V(实际略低于电源轨,取决于输出摆幅指标);把 uo = -12 V 代回节点方程 (8-u⁻)/10 + (0-u⁻)/20 + (-12-u⁻)/20 = 0(电阻以 kΩ 计),解得 u⁻ = 1 V:两输入端压差达伏量级,不再是「虚短」。原因在于虚短是负反馈闭环迫使的结论,饱和后输出不再响应输入差,反馈方程无从满足;虚断来自输入端高阻抗,与线性与否无关,仍然近似成立。教学意义:凡用两虚推得的公式,末了要核对输出是否超出电源摆幅,超限则线性公式失效。 【知识串联】反相组态的虚地决定了「输入电阻约等于 R1」;平衡电阻规则通用于反相、差动等组态;饱和核对的动作用于一切运放计算题;同相组态无虚地但有共模输入,两组态对比如影随形,常在同一卷内先后出现。 【易错点】把虚地当真接地(反相端仍有电流经 Rf 流向输出);饱和情形仍套线性公式;平衡电阻忘了把反馈电阻并入并联;第(3)问不会用节点方程反解 u⁻ 来证明虚短失效,只会下断言。 【变式思路】变式一:改同相比例或差动电路重推;变式二:给输出反求输入或电阻比;变式三:电源改为 ±15 V 重问第(3)问,做临界判断。固定三步:认拓扑、标出 u⁻ 与 u⁺、对反相端列 KCL,末了用摆幅核对一遍是否仍在线性区。

答案 答题要点:①虚断使 u⁺ = ui,虚短使 u⁻ = ui,而 u⁻ = uo·R1/(R1+Rf),解得 Auf = 1 + Rf/R1 = 10,ui = 0.4 V 时 uo = 4 V;②R2 = R1∥Rf = 10∥90 = 9 kΩ(同相端对地电阻取反相端对地电阻的并联);输入端近似不取电流,输入电阻由虚断决定,可达很高的量级;③理想输出 18 V 超出 +15 V 电源,实际正向饱和约 +15 V;同相组态两输入端存在约等于 ui 的共模电压,要求运放共模抑制比高,反相组态反相端虚地、共模输入近似为零。

解析 【考点定位】童诗白《模拟电子技术基础》运放线性应用一章「同相比例运算电路」知识点,考虚短虚断在同相组态下的运用、平衡电阻与共模输入概念,与反相加法题构成对偶,是运放应用的另一类基础计算题。 【得分点结构】第(1)问:虚断——输入端不取电流,R2 上无压降,同相端电位 u⁺ = ui;虚短——u⁻ = u⁺ = ui。反相端由 R1、Rf 对 uo 分压,u⁻ = uo·R1/(R1+Rf),令两式相等:ui = uo·R1/(R1+Rf),解得 Auf = uo/ui = 1 + Rf/R1 = 1 + 90/10 = 10;ui = 0.4 V 时 uo = 4 V,远在 ±15 V 摆幅内,结果有效。注意同相组态的增益表达式是「1 加电阻比」,与反相组态的「-Rf/R1」不同,同相增益恒不小于 1。第(2)问:平衡电阻规则是令同相端对地电阻等于反相端对地电阻的并联,R2 = R1∥Rf = 10∥90 = 9 kΩ,用于补偿输入偏置电流流过不对称电阻产生的附加失调;同相端因虚断几乎不取电流,电位严格跟随 ui,这正是同相组态输入电阻极高的原因——输入电阻由虚断决定,可达兆欧量级以上,远大于反相组态的约 R1,这也是高内阻信号源优先选同相接法的原因。第(3)问:ui = 1.8 V 时理想公式给 uo = 18 V,超出 +15 V 电源,运放正向饱和,实际输出停在约 +15 V(略低,视输出摆幅指标);同相组态中 u⁻ = u⁺ = ui,两输入端电位共同抬升,存在大小约等于 ui 的共模输入,因此对运放共模抑制比 KCMR 提出要求,共模分量会按 1/KCMR 折算成等效差模误差;反相组态反相端虚地、两输入端共模电压近似为零,这是两种组态在器件选型上的实质差异。 【知识串联】同相比例向上连电压跟随器(Rf 缩为零、R1 开路的极限情形,Auf = 1,作阻抗变换用),向下连仪表放大器的输入级;增益 1+Rf/R1 同时是「噪声增益」,决定闭环带宽与失调在输出端的放大倍数,与后续增益带宽积、失调两题直接呼应;共模抑制比也是差动放大电路一章的核心指标,前后互为注脚。 【易错点】把同相增益写成 Rf/R1(丢掉那个 1);把 R2 当普通限流电阻随手取值,不按并联规则;饱和后仍报 18 V;忽视共模差异,高精度直流场合选错组态。 【变式思路】变式一:Rf 短接、R1 去掉即构成跟随器,说明用途;变式二:给 Auf 反求电阻组合;变式三:同相与反相组态并列比较输入电阻、共模输入、增益极性三张表。同相题固定走「u⁺ = ui → 虚短 → 分压方程」三步,末了照例做摆幅与共模两项检查。

答案 答题要点:①GBW = Aod·fH = 2×10^5×10 Hz = 2×10^6 Hz = 2 MHz;②40 dB 即 100 倍,闭环带宽 ≈ GBW/Af = 2×10^6/100 = 20 kHz;60 dB 即 1000 倍,闭环带宽 ≈ 2 kHz;③单极点系统开环幅频以 -20 dB/十倍频单斜率下降,负反馈使增益降为 1/(1+AF)、带宽展宽 (1+AF) 倍,两者乘积不变——以增益换带宽,闭环带宽反比于闭环增益。

解析 【考点定位】童诗白《模拟电子技术基础》放大电路频率响应与负反馈两章交汇的「增益带宽积」知识点,考 GBW 的定义、由 GBW 估算闭环带宽与负反馈的增益-带宽交换,是运放选型与带宽估算的实用计算题。 【得分点结构】第(1)问:GBW 定义为开环增益与开环带宽之积,GBW = Aod·fH = 2×10^5×10 Hz = 2×10^6 Hz = 2 MHz。第(2)问:40 dB 对应电压放大倍数 100 倍,单极点运放闭环带宽 ≈ GBW/Af = 2×10^6/100 = 20 kHz;60 dB 对应 1000 倍,闭环带宽 ≈ 2×10^6/1000 = 2 kHz。也可用反馈深度检验:闭环增益 Af 时反馈深度 (1+AF) = Aod/Af,带宽 = (1+AF)·fH = (2×10^5/100)×10 Hz = 20 kHz,与直接相除一致。第(3)问:单极点系统的开环幅频曲线以 -20 dB/十倍频的单斜率下降,穿越 0 dB 线的频率就是 GBW;引入负反馈后闭环增益降为 A/(1+AF),带宽同因子展宽为 (1+AF)·fH,增益降多少倍、带宽就展宽多少倍,乘积不变——这就是「以增益换带宽」;不同闭环增益相当于在这条固定的开环曲线上取不同高度的闭环水平线,交点横坐标自然不同,而每个交点的「高度乘横坐标」恒等于 GBW,所以乘积近似不变。 【知识串联】上游是频率响应基础(上限频率、波特图单极点斜率、dB 与倍数换算),下游是运放两大动态指标的分野——小信号带宽看 GBW,大信号快慢看压摆率 SR,满幅度输出频率约 f = SR/(2π·Up);负反馈一章「展宽频带」的定量注脚正是本题;比较器开环使用时不谈 GBW,闭环放大的选型必查此参数。 【易错点】dB 与倍数换算出错(40 dB 是 100 倍不是 40 倍);以为闭环带宽反比于开环增益;反相组态下把带宽按 Rf/R1 估算——应由噪声增益 1+Rf/R1 决定;忘了 GBW 恒定只对单极点近似成立,多极点系统在高频段会偏离。 【变式思路】变式一:给 GBW 与所需带宽反求可用的闭环增益档位;变式二:判断闭环 100 倍的运放能否放大 100 kHz 的信号;变式三:与压摆率联合估算满幅度正弦输出的频率上限。抓「增益乘带宽等于 GBW 定值」一条主线,选型估算题可心算完成。

答案 答题要点:①UO(UIO) ≈ (1+Rf/R1)·UIO = 101×2 mV ≈ 202 mV;②UO(IIO) ≈ IIO·Rf = 20 nA×100 kΩ = 2 mV;③总输出直流误差约 204 mV;失调与温漂(典型每度数微伏量级)经高增益放大成输出漂移,可能淹没毫伏级直流信号;对策:外接调零电位器(压掉常温失调,温漂仍在)与斩波稳零、自稳零型运放或级间交流耦合。

解析 【考点定位】童诗白《模拟电子技术基础》集成运放主要参数一章「输入失调电压与失调电流」知识点,考把非理想参数折算到输出端的误差估算,是直流放大精度分析的代表题,也是「理想运放模型在哪里失效」的教学切入点,综合运用噪声增益与误差叠加,列为冲刺档。 【得分点结构】第(1)问:UIO 的电路模型是与输入端串联的等效直流电压源,它在输入回路里的效果与真实差分输入电压相同,经闭环放大到达输出;反相组态下信号本身的增益是 -Rf/R1,但失调源看到的增益是噪声增益 1+Rf/R1 = 101,故 UO(UIO) ≈ 101×2 mV ≈ 202 mV。第(2)问:失调电流是两输入偏置电流之差;平衡电阻 R2 已把两管偏置电流的共模部分的影响抵消,剩下的差值 IIO 流经反馈网络,输出端误差 ≈ IIO×Rf = 20×10^-9×100×10^3 = 2×10^-3 V = 2 mV。第(3)问:两项代数叠加,总输出直流误差约 202+2 ≈ 204 mV;更要紧的是失调随温度漂移,典型温漂每度数微伏量级,折到输出同样乘噪声增益,长时间漂移足以淹没毫伏级以下的直流信号;工程对策两类:一是调零——外接调零电位器或在输入端加补偿电压,把常温失调压掉,但温漂仍在;二是选用斩波稳零、自稳零型运放做动态校零,或把增益分级并在级间采用交流耦合,不让失调与漂移被逐级放大。 【知识串联】噪声增益 1+Rf/R1 一条线三用:决定闭环带宽(GBW 除以它)、放大失调到输出、决定稳定性裕度(按它评价相位裕度),三个场合反复出现;偏置电流、失调电流、失调电压三个参数的模型与相互关系是运放直流误差分析的基础;上游连差分输入级的不对称(失调的物理根源),下游连精密测量与传感器调理电路的误差预算流程。 【易错点】把失调电压的放大倍数写成 Rf/R1(漏掉 1,反相组态尤其高发);把失调电流的路径画错,随手乘 R1 或 R2;以为调零能同时消除温漂;忽略输出误差也是直流,会被后级直流增益继续放大。 【变式思路】变式一:给温漂系数与温度范围求输出漂移范围;变式二:比较同相与反相组态的失调误差(同一噪声增益,结论相同);变式三:给精度指标反推允许的 UIO 上限做选型。凡直流高增益链路,先算噪声增益,再乘失调与温漂,一条流程走到底。

答案 B(电压串联:入阻增大、出阻减小、稳压输出)

解析 【考点定位】童诗白《模拟电子技术基础》负反馈放大电路一章「四种组态与对性能的影响」知识点,考组态命名(输出端取样电压或电流、输入端串联或并联叠加)与输入输出电阻、增益稳定性的对应关系,是模电自命题卷的高频概念题。 【逐项分析】B 项正确:电压串联负反馈从输出电压取样、以电压形式在输入回路串联叠加;串联负反馈增大输入电阻(输入电压须抬得更高才能维持净输入),电压负反馈减小输出电阻并稳定输出电压(负载变化时反馈自动调整,输出呈近似恒压源特性),四条影响一次全对。A 项错:并联负反馈对输入节点分流,维持同样净输入所需的信号源电流更大,等效输入电阻减小,与串联恰好相反,「增大」方向说反。C 项错:电流负反馈取样输出电流,稳定的是输出电流而非电压,输出回路呈恒流特性,输出电阻增大而非减小,两个方向都反。D 项错:闭环放大倍数 Af = A/(1+AF),负反馈以牺牲放大倍数为代价换取各项性能改善,反馈深度 (1+AF) 越大 Af 越低;深度负反馈时 Af ≈ 1/F,由反馈网络(常为电阻比)决定,几乎不受开环增益漂移影响——稳定的是「对 A 的变化不敏感」,不是「不随反馈深度变化」,偷换了稳定的对象。 【知识串联】组态判别两步法:输出端将负载短接,反馈信号消失的为电压反馈;输入端看叠加方式,电压串联、电流并联各成对;四大收益(稳定增益、展宽频带、减小非线性失真、改变输入输出电阻)都以 (1+AF) 为代价与量度;深度负反馈估算 Af ≈ 1/F 是工程速算,与「虚短虚断法」互通;反馈过深可能自激振荡,须相位补偿,衔接频率响应一章。 【易错点】「稳定输出电压还是电流」与取样对象对应错;串联与并联对输入电阻的影响记反;把 Af ≈ 1/F 误解为「与反馈深度无关」;忽略深度负反馈结论的近似前提(须 1+AF 远大于 1)。 【变式思路】变式一:给具体电路判组态并说出四项影响;变式二:要「增大输入电阻、减小输出电阻」问应引入何种组态(电压串联);变式三:深度负反馈下用 1/F 估算闭环增益并与虚短虚断法互验。把「串联入阻大、并联入阻小、电压出阻小稳压、电流出阻大稳流」编成一张口诀表,组态题与影响题互为镜像,交叉验证不易错。

答案 A

解析 【考点定位】阎石《数字电子技术基础》门电路一章「MOS 管的开关特性」知识点,考 MOS 管作开关的两态判据、与双极型管的本质区别和栅极电容对速度的决定作用,是数电与集成电路器件的衔接概念题。 【逐项分析】A 项正确,完整给出 MOS 开关的两个状态:vGS 小于 VT 时导电沟道尚未形成,漏源间只剩泄漏量级的电流,等效一只断开的开关;vGS 明显超过 VT 且 vDS 很小时,管子进入可变电阻区(线性区),漏源间等效为受 vGS 控制的小电阻,导通电阻随 vGS 增大而减小(具体量级由器件尺寸与工艺决定),等效一只闭合的开关。B 项错:0.7 V 是 PN 结正向导通压降的量级,属于双极型管发射结的行为;MOS 漏源之间是欧姆性的沟道电阻,压降等于电流乘导通电阻,随工作点变化,不存在固定结压降。C 项错:MOS 栅极与衬底、沟道之间隔着二氧化硅绝缘层,属绝缘栅器件,静态栅流只有泄漏量级,远小于双极型管的基流,这也是 MOS 静态输入功耗低、扇出能力强的原因。D 项错:数字电路中 MOS 开关速度主要受栅极电容连同漏极结电容、负载电容的充放电限制,时间常数由前级驱动能力与电容共同决定;沟道渡越时间为亚纳秒量级,通常远快于电容充放电过程,大规模集成电路的时序与功耗分析都围绕这些电容展开。 【知识串联】MOS 开关模型「受控电阻加栅极电容」向上连 CMOS 反相器(两管互补开关)与传输门,向下连动态功耗 P ≈ α·C·VDD²·f 的物理解释——开关翻转就是给节点电容充放电;与 BJT 开关对比:MOS 无固定结压降、无少子存储时间,驱动简单,这正是 MOS 数字电路取代 TTL 的器件根源。 【易错点】把双极型管的 0.7 V 结压降类比到 MOS 沟道上;把速度瓶颈归于沟道渡越时间;忘记绝缘栅带来的近似零静态栅流是 MOS 逻辑低功耗与高扇出的根源。 【变式思路】变式一:给两组 vGS 数值判通断并比较导通电阻大小;变式二:解释传输门为何用 NMOS 与 PMOS 并联(互补传全摆幅);变式三:由栅极电容解释为什么门数越多、时钟翻转越频繁功耗越大。记住「电阻决定通态、电容决定快慢」,多数选项当场可裁。

答案 C(过驱动电压 2 V 大于 vDS,沟道未夹断)

解析 【考点定位】阎石《数字电子技术基础》MOS 管一章「输出特性三个工作区」知识点,考截止、可变电阻区、饱和区(恒流区)的判据——vDS 与过驱动电压 (vGS-VT) 的比较,以及各区的物理图像,是 MOS 器件分析的基础判别题,判据本身常被表述错。 【逐项分析】判区的通用程序:先看 vGS 是否超过 VT 定通断,再比较 vDS 与 vGS-VT 定区域。C 项正确:vGS = 3 V 超过 VT,过驱动电压 vGS-VT = 2 V,vDS = 0.5 V 小于 2 V,漏端沟道未夹断,管子处于可变电阻区,漏源间等效为受 vGS 控制的小电阻——数字开关导通时正是工作在这一区。A 项错:vGS = 0.5 V 小于开启电压 1 V,导电沟道根本没有形成,管子截止,漏极电流只剩泄漏量级,谈不上饱和区。B 项错:vGS = 3 V、vDS = 4 V 时 vDS 大于 vGS-VT = 2 V,漏端处沟道被夹断,管子进入饱和区(恒流区)而非可变电阻区;口诀是「vDS 小在电阻区、大在恒流区」,分界线 vDS = vGS-VT 即预夹断轨迹。D 项错:饱和区 iD 由 vGS 控制(平方律 iD 正比于 (vGS-VT)²),近似与 vDS 无关(忽略沟道长度调制);选项把两个控制量正好说反——受 vGS 控制、对 vDS 不敏感才是「恒流」二字的含义。 【知识串联】三区判据与输出特性、转移特性曲线互查:可变电阻区是曲线起始的陡峭直线段(斜率倒数即导通电阻),饱和区是平坦段(间隔由 vGS 决定);模拟电路把管子偏置在饱和区用其受控电流源特性做放大,数字电路让开关在截止与可变电阻区两态切换,同一器件两种用法是器件物理与电路两门课的接缝;预夹断的物理图像——漏端栅压降到 VT 使该处沟道消失——解释了分界线为什么恰是 vGS-VT。 【易错点】拿 vDS 与 VT 直接比较而不是与过驱动电压比较(头号错误);不先判 vGS 是否超过 VT;由「饱和区电流恒定」误推出「与 vGS 无关」;混淆 MOS 饱和区与 BJT 饱和区——MOS 饱和是恒流放大区,BJT 饱和是失去放大,同名不同义。 【变式思路】变式一:给输出特性曲线上一点判区;变式二:判断放大电路静态工作点是否落在恒流区;变式三:PMOS 判据(|vGS| 对 |VT|、|vDS| 对 |vGS|-|VT| 同构处理)。固定两步「先判通断、再比过驱动」,三区判断零失误。

答案 A

解析 【考点定位】阎石《数字电子技术基础》CMOS 门电路一节「功耗特性」知识点,考互补结构的静态特性、动态功耗公式与平方电压关系,是数电与集成电路低功耗设计的核心概念题,器件方向还会延伸到泄漏机理。 【逐项分析】A 项正确:CMOS 反相器由互补的 PMOS、NMOS 串联构成,稳态输出无论高电平还是低电平,两管中必有一个截止,电源经截止管到地没有低阻通路,静态电流只剩亚阈值泄漏与结反偏泄漏等分量,单门静态功耗通常在纳瓦至微瓦量级;电路翻转时功耗主要消耗在对输出节点电容的充放电上,动态功耗占主导——极低的静态功耗正是 CMOS 成为大规模与超大规模集成电路主流工艺的结构性原因。B 项两处皆错:其一,动态功耗 P ≈ α·C·VDD²·f(α 为翻转活动因子),与翻转频率 f 成正比,门控时钟、降频运行等低功耗手段正由此而来;其二,翻转瞬间两管短暂同时导通形成的短路(直通)功耗也属于动态功耗的组成部分,「只由电容充放电引起」以偏概全。C 项错:每个翻转周期电源搬运的电荷为 C·VDD,动态功耗与 VDD 的平方成正比,电压翻倍使动态功耗约变为四倍,「提高一倍」把平方关系误写成线性关系——降低电源电压因此成为低功耗设计的首要手段。D 项与事实相反:设计目标恰是杜绝稳态直通,若两管稳态同时导通,将形成电源到地的持续大电流,既耗能又可能烧毁器件;两管同时导通只允许发生在电平翻转的极短过渡区间内。 【知识串联】动态功耗公式向上连 MOS 开关的栅极电容模型(充放电的对象是负载电容与栅电容),向下连低功耗设计三板斧——降电压、降频率、降翻转率;静态泄漏在先进工艺与大规模阵列(如存储器待机)中重新变成主要矛盾,衔接器件物理的亚阈值导电与栅氧隧穿;与 TTL 对比,CMOS 静态近零、动态占优,是逻辑族选型的分水岭。 【易错点】认为动态功耗与电压成线性;认为静态功耗为零(泄漏虽小,规模大了不可忽略);忘掉直通功耗也算动态分量;把「稳态一通一断」误记成「两管同时导通分压限流」。 【变式思路】变式一:给 C、VDD、f 与活动因子算单门动态功耗;变式二:电压从 1.8 V 降到 1.2 V,问功耗降到原来的几成;变式三:解释手机待机为何仍耗电(泄漏电流与不停摆的部分时钟)。记「稳态断、动态充、平方压、正比频」十二字,公式与分析都能现场复原。

答案 D(VNH 与 VNL 均为 2.2 V)

解析 【考点定位】阎石《数字电子技术基础》CMOS 反相器一节「电压传输特性与噪声容限」知识点,考直流噪声容限的定义式与由传输特性读取参数;两个减法式的方向是历年易错点,参数联合计算使本题比单纯概念题高一档,列为冲刺。 【逐项分析】先立定义:高电平噪声容限 VNH = VOH - VIH,衡量输出高电平上允许叠加多大的负向干扰仍不低于后级识别高电平的下限;低电平噪声容限 VNL = VIL - VOL,衡量输出低电平上允许叠加多大的正向干扰仍不高于后级识别低电平的上限。D 项正确:VNH = 5 - 2.8 = 2.2 V,VNL = 2.2 - 0 = 2.2 V,两者相等、数值大且接近 VDD 的一半量级,对称性好,正是 CMOS 抗干扰能力强的标志——传输特性转折陡峭、逻辑摆幅等于满电源幅度,都指向同一结论。A 项错:容限由输出电平与输入门限共同决定,VIH、VIL 又随器件阈值电压与 VDD 变化,CMOS 容限大体随 VDD 增大而增大,说「与电源电压无关」不成立。B 项错:把容限直接等于输出电平的数值,忘了扣掉输入端识别高低电平所需的门限余量;若容限真是满摆幅 5 V,意味着任何低于 5 V 的电压都被认作高电平,显然与传输特性的转折矛盾。C 项错:减法方向颠倒,把 VOH 放到被减数、VOL 放到减数位置,得出负值;负容限只会出现在阈值严重偏移、摆幅严重萎缩的病态电路里,本题数据健康,两式各自代对即得正值,「不能工作」的推论也随之落空。 【知识串联】噪声容限是「逻辑电平兼容链」的一环:前级输出电平要落在后级可识别区间并留出余量,多级串联与不同逻辑族互连(如 TTL 驱动 CMOS)时须逐级核对;从传输特性上还可读出阈值电压(约 VDD/2)、转折区宽度与逻辑摆幅;提高容限的常用手段:提高 VDD、加施密特触发器用迟滞整形。 【易错点】两个减法式方向记反(C 项的命题根源);把噪声容限与逻辑摆幅混为一谈;忽视 VIH、VIL 是「可靠识别的下限与上限」而不是阈值一个点;算出容限后不与实际噪声幅值比较就下工程结论。 【变式思路】变式一:给 TTL 的一组参数(如 VOH 3.4 V、VIH 2.0 V)算容限并与 CMOS 对比;变式二:估算串联电阻上的压降挤占多少容限;变式三:由 CMOS 传输特性转折陡、摆幅满的特点说明容限为何接近 VDD 的一半。先在传输特性图上把四个量摆到位置再代入公式,方向类错误自然避开。

答案 C(建立、保持窗口与亚稳态的因果均正确)

解析 【考点定位】阎石《数字电子技术基础》触发器与时序电路章节的动态参数知识点,考建立时间、保持时间、亚稳态与锁存器的透明特性,是同步数字系统时序分析的基础概念;它与触发器逻辑功能(特性方程)分属「动态」与「静态」两条考查线,前者管能不能按时采对数据,后者管次态是什么。 【逐项分析】C 项正确:tSU 是有效沿之前数据必须提前保持稳定的时间下限(内部反馈需要时间建立),tH 是有效沿之后数据必须继续维持稳定的时间下限(内部状态完全接管需要时间);任一被违反,采样到的可能是中间电平,触发器进入输出不定、须经不确定时间才能恢复的亚稳态——不是一次性的毛刺,而是输出悬在中间值并可能向后级传播的失效模式。A 项错:亚稳态恰是「既不是稳定高也不是稳定低」的非法中间态,多在建立或保持违例后出现,工程上靠延长恢复时间或加两级同步触发器降低危害,描述正好相反。B 项错:同步系统的时钟周期必须容纳「触发器传输延迟+组合逻辑延迟+建立时间」三段之和,组合逻辑越深,频率上限越低,只看触发器本身不成立;这也是时序优化的对象是关键路径上组合逻辑的原因。D 项错:电平敏感的锁存器只在时钟有效电平期间透明(输出跟随输入),无效电平期间处于保持状态,输出锁定不变;把透明区间说反,正是边沿触发器采用主从或边沿结构要克服的毛刺隐患。 【知识串联】静态线连特性方程、功能表与计数器分析,动态线连时钟周期约束、时钟偏斜与恢复时间;同步时序电路的时序收敛围绕「触发器到触发器的延迟加建立时间不超周期、保持裕量不被时钟偏斜吃掉」两条不等式展开;亚稳态对策(降低异步输入变化速率、多级同步器)是跨时钟域设计的必修基本功。 【易错点】tSU 与 tH 的时间窗口方向画反;以为亚稳态只是毛刺、不致命;算周期下限时漏加 tSU 或漏算组合逻辑延迟;以为保持违例能用降频解决——保持约束与周期长短无关,只能靠匹配延迟修复。 【变式思路】变式一:给触发器延迟、组合逻辑延迟与 tSU 算时钟周期下限;变式二:解释保持违例为何不能用降频消除;变式三:说明两级同步器降低亚稳态传播概率的理由。把「沿前建立、沿后保持、周期三件套」画在一条时间轴上,所有判断都能读图完成。

答案 D(机理、刷新与集成度三者均正确)

解析 【考点定位】阎石《数字电子技术基础》半导体存储器一章,考 SRAM 与 DRAM 的存储机理对比、刷新概念与 ROM 的非易失性,是存储器部分的基础概念题;两组「对调式」干扰项是这一考点的命题惯性。 【逐项分析】D 项正确,三句分别对上机理、刷新与集成度:SRAM 单元是六管(或更简)触发器结构,双稳态锁存数据,只要供电就一直保持,无须刷新,速度快但单元器件数多、面积大;DRAM 单元由一个访问管加一个电容构成,靠电容上的电荷记录 0 和 1,电容会漏电,必须周期性刷新(典型间隔毫秒量级)补充电荷,单元结构简单、集成度高、成本低,但在速度与外围电路上付出代价。A 项错:两种单元的刷新关系正好对调,是「名称与机理」错配的头号干扰项。B 项错:靠电容存电荷的是 DRAM 不是 SRAM,「集成度高于 DRAM」随之错位;实际是 DRAM 密度高(单元面积小)、SRAM 密度低但速度快,处理器缓存用 SRAM、内存主存用 DRAM 的分工正由此而来。C 项错:ROM 家族(掩模 ROM、EPROM、EEPROM、Flash)都是非易失的,断电后数据保留;断电丢数据的是 RAM(含 SRAM 与 DRAM),「一定全部丢失」把 ROM 与 RAM 的本质区别——易失性——说反了。 【知识串联】存储层次:寄存器、SRAM 缓存、DRAM 主存、Flash 固态盘,速度与容量逐级换位,构成计算机存储体系的骨架;DRAM 的刷新与行选通、感知放大器共同构成其外围电路三件事;Flash 的浮栅电荷存储向上衔接器件物理;FPGA 用 SRAM 工艺做查找表,上电须从非易失存储器加载配置,是两类存储配合的典型场景。 【易错点】SRAM 与 DRAM 的机理、刷新、集成度三项整体对调(A、B 项的命题根源);「ROM 断电丢失」的记忆惯性——名称里的「只读」与掉电保留没有推导关系;混淆「易失性」与「只读性」两个独立维度。 【变式思路】变式一:给寄存器、缓存、主存、固态盘序列选对应的存储类型;变式二:问 CPU 缓存为何不用 DRAM(速度)、主存为何不用 SRAM(成本与密度);变式三:解释 Flash 为何既能电擦写又是非易失(浮栅上的电荷被绝缘层包围)。抓「触发器对电容、六管对一管一电容」两组关键词,对调类选项当场识破。